El Yokogawa SSC10S, que opera como el motor de procesamiento central del Sistema Instrumentado de Seguridad (SIS) ProSafe-RS, funciona como un componente de hardware dedicado para la ejecución de lógica de seguridad de alta integridad. El controlador montado en rack procesa bucles de seguridad críticos de forma nativa en el nivel de hardware para impulsar redes de apagado de emergencia (ESD) y de detección de incendios y gases (F&G).
Especificaciones de Hardware
Parámetro
Especificación
Modelo
SSC10S
Marca
Yokogawa
Origen
Japón
Peso
Masa estándar del controlador montado en rack de múltiples ranuras
Dimensiones
Geometría de diseño modular de chasis de rack estándar
Temperatura de funcionamiento
0 a 55 °C tolerancias de cerramiento industrial estándar sin ventilación
Consumo de energía
Consumo de lógica interna regulado a través de módulos de fuente de alimentación redundantes integrados
Procesador
Motor de procesamiento RISC de alta velocidad MIPS R5000
Memoria del sistema
32 MB ECC RAM
Retención de datos
Módulos de memoria con respaldo de batería (hasta 3 años a una temperatura igual o inferior a 30 °C)
Redundancia
Procesamiento dual redundante en paralelo con sincronización de hardware
Buses de comunicación
Interfaces de bus V net y ESB redundantes
Tipo de producto
Controladores de seguridad
Control de seguridad de alta fiabilidad
Redundancia modular triple y certificación SIL3 El controlador de seguridad está certificado para seguridad funcional hasta los marcos de cumplimiento SIL3. La arquitectura de hardware utiliza la sincronización de procesadores en paralelo a través de rutas de cómputo dual-redundantes, ejecutando conjuntos de instrucciones de lógica de seguridad idénticos de forma concurrente para eliminar puntos únicos de falla sin extender las latencias de ejecución de bucle.
Aislamiento galvánico y ejecución en estado a prueba de fallos Los límites de aislamiento galvánico integrados aíslan el subconjunto de lógica central de las líneas de comunicación externas y las pistas de la placa base interna. Este diseño confina los picos transitorios de alto voltaje y el ruido inductivo al límite de la interfaz, lo que permite al procesador llevar los registros de salida a su estado de seguridad definido durante emergencias críticas de la planta o fallas de cableado de campo.
