Configurada para el procesamiento de protocolos de alta velocidad y la sincronización de red entre las estaciones informáticas anfitrionas y la Red de Control Local (LCN), la Honeywell 51403299-100 (Placa Procesadora 51403299-100) proporciona ejecución física/eléctrica directa. La Honeywell 51403299-100 sirve como la placa procesadora GPS LCNP4 51403299-100 principal utilizada para ejecutar la comunicación determinista de paso de testigo y la lógica de sincronización de tiempo del sistema de posicionamiento global (GPS) en todas las plataformas TotalPlant Solution (TPS).
Especificaciones de hardware
Parámetro
Especificación
Modelo
51403299-100
Marca
Honeywell
Serie
Componente de estación TotalPlant Solution (TPS) / GUS
Origen
Estados Unidos (EE. UU.)
Peso
0.76 lbs (0.34 kg)
Dimensiones
Perfil de placa de expansión interna de altura completa (sin guía mecánica para tarjetas)
Consumo de energía
Impulsado a través de los raíles de distribución de energía del bus del sistema anfitrión
Clase funcional
Conjunto de placa procesadora LCNP4 GPS
Interfaz de red
Matriz de conexión coaxial de red de control local (LCN)
Control de procesos Honeywell y optimización de DCS
Protocolo de bucle HART de 4-20 mA y sincronización de reloj: La placa GPS LCNP4 coordina los vectores de difusión horaria maestros en toda la arquitectura del Sistema de Control Distribuido (DCS). Al marcar los indicadores de reloj de sub-milisegundos en el bus de control, asegura que los procesadores de E/S analógicas distribuidas y los instrumentos de bucle HART mantengan una correlación precisa del registro de secuencia de eventos en todos los nodos del sistema.
Matriz de aislamiento canal a canal: La placa de procesamiento incorpora barreras especializadas de aislamiento galvánico y óptico de alta frecuencia a lo largo de sus límites de transceptor de red. Este diseño confina el ruido de modo común eléctrico, los picos de tensión transitorios y los bucles de tierra a los circuitos de terminación de borde, evitando que las perturbaciones externas penetren en las capas lógicas de la placa base del PC anfitrión.
